PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-049092

(43)Date of publication of application: 01.03.1991

(51)Int.CI.

G11C 11/401

(21)Application number: **02-054002**

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

05.03.1990

(72)Inventor: ARIMOTO KAZUTAMI

MATSUDA YOSHIO OISHI TSUKASA CHIKUDE MASAKI FUJISHIMA KAZUYASU

(30)Priority

Priority number: 64 93716

Priority date: 13.04.1989


Priority country: JP

(54) TEST SIGNAL GENERATOR FOR SEMICONDUCTOR IC MEMORY AND TESTING METHOD THEREFOR

(57) Abstract:

PURPOSE: To shorten a test time and to improve sensitivity for a fault detection by writing a pair of voltages corresponding to a pair of logic levels into a memory and reading out with forward or inverse means or their combination, to test the line mode.

CONSTITUTION: An output signal of column data is given to transferring transistors (Tr) 20, 21 to conduct them, and an H-level clock signal ϕ1 is given to transferring Trs 14, 15 at the same time from a clock generator (CG) 18 to conduct them. At this time, a clock signal ϕ2 of CG 19 is on L-level and transferring Trs 16, 17 are not conducted. A test pattern string D is written into a register 10 from a pair of I/O lines 11, 12 through Trs 20, 21, 14, 15. Next, a clock signal ϕ3 is inputted to transferring Trs 6, 7 to conduct them. The pattern string D from the register 10 is inputted to a pair of bit lines 1, 2 from the Trs 14, 15 through nodes 3, 4 and Trs 6, 7, then written into a memory cell 22 by the operation of a word line 13.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application] [Patent number] [Date of registration] [Number of appeal against examiner's decision of rejection] [Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

② 公開特許公報(A) 平3-49092

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)3月1日

G 11 C 11/401

8323-5B G 11 C 11/34

371 A

審査請求 未請求 請求項の数 7 (全12頁)

半導体集積回路メモリのためのテスト信号発生器およびテスト方法 ❷発明の名称

> 2)特 顧 平2-54002

願 平2(1990)3月5日 22出

⑩平1(1989)4月13日ᡂ日本(JP)⑩特顯 平1-93716 優先権主張

@発 明 者 兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社エル・ 有 本 和民

エス・アイ研究所内

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・ @発 明 松田 吉

エス・アイ研究所内

兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社エル・ 760発明 者 大 石 司

エス・アイ研究所内

三菱電機株式会社 東京都千代田区丸の内2丁目2番3号 ②出 願 人

個代 理 人 弁理士 大岩 増雄 外2名

最終頁に続く

明細書

1. 発明の名称

半導体集積回路メモリのためのテスト信号発生 器およびテスト方法

2. 特許請求の範囲

(1) それぞれが第1のピット線と第2のピ ット線とを含む複数のピット線対を含む半導体集 様回路メモリのためのテスト信号発生器であって、

第1および第2の論理レベルに対応した第1お よび第2の電圧を出力する信号額、

前紀信号級から出力された第1および第2の電 圧を選択して前記第1および第2のピット線に与 える第2のスイッチング手段、および

前記信号級から出力された第1および第2の常 圧を選択しかつ反転して前記第1および第2のピ ット線に与える第2のスイッチング手段を備えた、 半導体集積回路メモリのためのテスト信号発生器。

(2) さらに、前記抜数のピット線対を第1 および第2のノードに分離させ、前記半導体集技 回路メモリのメモリセルを前記第1および第2の

ノードに接続させるトランスファゲートを含み、

前記信号源は、前記ピット線対の第1のノード に正転および反転した論理レベル信号をストアす るためのレジスタ手段であって、

前記第1のスイッチング手段は、前記レジスタ 手段にストアされている正転および反転した論理 レベル信号を削記ピット線対のいずれかの第1の ノードに与えるように接続され、

前記第2のスイッチング手段は、前記レジスタ 手段にストアされている正転および反転された絵 理レベル信号を前記ピット線対のいずれかの第1 のノードに与えるように接続される、請求項第1 項記載の半導体集積回路メモリのためのテスト信 号発生器。

(3) さらに、前記ピット線対の第1のノー ドに現われる正転および反転された論理レベル信 号と前記ピット線対の第2のノードに現われる論 理レベル信号とを比較する比較手段を含み、

前記第2のスイッチング手段は前記比較手段と、 前記レジスタ手段にストアされた正転または逆転

された論理レベル信号に対応するピット線対のうちのいずれかのピット線に対応する第1のノードとの間に接続される、請求項第2項記載の半導体 災粒回路メモリのためのテスト信号発生器。

(4) さらに、前記比較手段の比較出力を一時記憶する一時記憶手段、および

前記一時記憶手段に一時記憶されている比較出力を前記ピット線対に出力する第3のスイッチング手段を含む、請求項第3項記載の半導体集積回路メモリのためのテスト信号発生器。

(5) 第1および第2のピット線を含むピット線対と、前記ピット線対に接続されたセンスアンプと、前記ピット線対に接続されたメモリセルと、前記メモリセルの機能テストのためのテスト回路を有する半導体集積回路メモリのためのテスト信号発生器であって、

第1および第2の論理レベルに対応した第1お よび第2の電圧を出力する信号額、

前記信号額から出力された第1および第2の電 圧を選択して前記第1および第2のピット線に与 える第1のスイッチング手段、および

前記信号額から出力された第1および第2の電 圧を選択しかつ反転して前記第1および第2のピット線に与える第2のスイッチング手段を備えた、 半導体集積回路メモリのためのテスト信号発生器。

(6) 内蔵されたテスト回路によってメモリ セルの行をテストする半導体集級回路メモリのテ スト方法であって、

前記半年体集積回路メモリの行に対応する複数 のピット数の少なくとも正転および反転された論 理レベル信号のいずれか一方を確立する第1のス テップ

前記確立された複数ピット数の少なくとも正転 および反転された論理レベル信号のいずれか一方 を一時記憶する第2のステップ、

前記第2のステップで記憶された論理レベル信 号を銃出す第3のステップ、

前記第3のステップで統出された論理レベル信号を反転する第4のステップ、

前記反転された論理レベル信号を前記メモリセ

ルに転送し、記憶させる第5のステップ、

前記第5のステップで記憶された論理レベル信 号を読出す第6のステップ、および

前記第6のステップで統出された論理レベル信号と、前記第2のステップで一時記憶された論理 レベル信号とを比較する第7のステップを含む、 半導体集積回路メモリのテスト方法。

(7) さらに、前記第7のステップで比較された比較結果を一時記憶する第8のステップを含む、請求項第6項記載の半導体集積回路メモリのテスト方法。

3. 発明の詳細な説明

[産業上の利用分野]

この発明は半導体集務回路メモリのためのテスト信号発生器およびテスト方法に関する。より特定的には、この発明は大容量メモリにおけるメモリセルのテスト時間を短縮するために、ラインモードテスト回路を内蔵したダイナミックRAMなどの半導体集級回路メモリのためのテスト信号発生器およびテスト方法に関する。

[従来の技術]

第13図は従来のダイナミックRAMの全体の 構成を示すブロック図である。第13図を参照し て、アドレス信号Aiはアドレスパッファ31に 与えられる。アドレスパッファ31はアドレス信 号Alを記憶し、ロウアドレス信号をロウデコー ダ36aと36bとに与えるとともに、コラムア ドレス信号をコラムデコーダ40に与え、ロウア ドレス信号の一部をタイミングジェネレータ32 に与える。ロウデコーダ368はメモリセルアレ イ35aのロウアドレスを指定し、ロウデコーダ 36 b はメモリセルアレイ 3 5 b のロウアドレス を指定し、コラムデコーダ40はメモリセルアレ イ35a,35bのそれぞれのコラムアドレスを 指定する。タイミングジェネレータ32には、R AS信号とCAS信号とR/W信号とTE信号と が与えられている。タイミングジェネレータ32 はロウアドレス信号の一部に応答して、メモリセ ルアレイ35a 伽または35b 伽にデータを 込 むか、あるいは普込まれたデータを銃出すかの切 換制御を行なうために、センスアンプ378.37bに切換信号を与える。

ラインテストコントローラ33はラインテストコントロールを行なうために、レジスタ39a.39bにテストパターン信号を与える。一致検出回路38a.38bはレジスタ39a.39bにストアされているテストパターンとメモリセルアレイ35a,35bの各メモリセル列に記憶されているデータとの一致を判別し、一致していなければエラーフラグを1/〇パッファ34を介して出力する。

第14図はラインモードテスト回路を内蔵した 従来のダイナミックRAMのアレイ構成の一部を 示す図である。この第14図に示した例は、本顧 免明者らが155CC89 Digest of Technical papers PAM1 6.4に免扱したものである。第14図を参照し て、ピット線対1,2はセンスアンプラに接続さ

れ、ピット練1とワード練13のそれぞれの交点

にはメモリセル22が接続される。さらに、セン

スアンプ5にはEXOR回路からなる一致検出回路8が接続されるとともに、転送トランジスタ6.7を介してノード3.4の一端に接続される。

ノード3、4には一致検出回路8とレジスタ1 0とが接続される。レジスタ10はそれぞれの入 出力が接続された2つのインパータを含み、期待 値入力をラッチするために設けられている。一致 検出回路8はレジスタ10にラッチされている 特値とメモリセル22に記憶されているデータと の一致、不一致を検出するために設けられている。 ノード3、4の他端は転送トランジスタ20、2 1を介してメイン1/0線対11、12に接続される。一致検出回路8にはラインテスト結果を出 力するための一致線9が接続されている。転送ト ランジスタ6、7はクロック信号φ。によって制 郷され、転送トランジスタ20、21はコラムデ コーダ出力信号Ynによって制御される。

第15図は第14図に示した従来のダイナミックRAMでラインテストモードを実行する動作を 説明するためのフロー図であり、第16図はm×

nのマトリックスよりなるメモリセルアレイを示す図であり、第17図は従来のダイナミックRAMでラインモードをテストしたテストパターンの一例を示す図である。

次に、第13図ないし第17図を参照して従来のダイナミックRAMでラインモードテストをする動作について説明する。まず、コラムデコーダ出力信号Ynが転送トランジスタ20、21に与えられ、これらの転送トランジスタ20、21に与遠通し、ノード3、4とメイン1/0線対11、12と転送トランジスタ20、21とノード3、4とを介してレジスタ10にランダムなテストパターン列が入力されて書込まれる。

セルアレイが第16図に示すように、m× n のマトリックスにより構成されていた場合、1度に n ピットのデータがメモリセル列に転送されることになる。この転送の動作はm回つまりすべてのワード線を対象に行なわれることにより、メモリセルアレイ全体にデータが審込まれる。

モリセル22の列のデータとレジスタ10の列のデータ列のうち1つでも不一致であれば、一致線 9のレベルが低レベルに放電される。そして、不一致であれば、不一致を示すフラグが出力される。 この一致校出の統出動作(Line-Read動作)をm回つまりすべてのワード線を対象に行なうことにより、メモリアレイ全体の比較が完了する。

ここで、テストに必要なテスト時間は、1つの 動作サイクルタイム t c とすると、

 $t - n \cdot t_c + m \cdot t_c + m \cdot t_c$

 $- t_c (2m + n)$

というように、レジスタ書込時間とコピーライト 時間のラインリード時間の合計となる。一方、テ ストにおいて、大容量のDRAMなどでは、隣接 メモリセル間の干渉などの検出感度を向上させる ために、種々のテストパターンが考案されている。 よって、できる限りランダムなテストパターンの 実現できるテスト方法が要求される。

[発明が解決しようとする課題]

のスイッチング手段によって選択されて第1および第2のピット線に与えられ、出力された第1および第2の電圧が第2のスイッチング手段によって選択されかつ反転されて第1および第2のピット線に与えられる。

第2 請求項にかかる発明は、第1 請求項にかかって を発明に加えて複数のピット線対がトランス離り イートによって第1 および第2のノードに分離 および第2のノードに接続される。信号原とした論はピットで は対の第1のノードに正転おした 2 年段に ストア する ためのレング手段 はした 2 年段に ストア する ためのレング手段 はした 2 年段に ストア されている 正転 が 2 のスイッチ おけん で 5 年段に ストア されてい 第1 のスイッチ おけん で 5 年段に ストア されてい 2 年段に ストア されてい 2 年段に ストア されてい 4 年段に ストア されてい 5 年段に 1 年子段に 1 年段に 1 年段に 1 年段に 1 年段に 1 年段に 1 年子段に 1 年子段を 1 年子程子 1 年子母子 1 年子子 1 年子母子 1 年子母子 1 年子子 1

第3 請求項にかかる発明は第2 請求項にかかる

上述のごとく、従来のラインモードテスト回路を内蔵したダイナミックRAMにおいては、ワード級13の方向についてはテストパターンをランダムにすることができるが、ピット線方向については同一パターンしか生成できない。すなわち、第17図に示すように、コラム方向には同一パターンを生成し得ても、ロー方向には同一パターンしか生成できない。

それゆえに、この発明の主たる目的は、ワード 級方向だけでなくピット級方向にもランダムなテストパターンを発生し得る半導体集積回路メモリ のためのテスト信号発生器およびテスト方法を提供することである。

[課題を解決するための手段]

第1請求項にかかる発明は、それぞれが第1の ピット線と第2のピット線とを含む複数のピット 線対を含む半導体集積回路メモリのためのテスト 信号発生器であって、信号額から第1および第2 の論理レベルに対応した第1および第2の電圧が 出力され、これらの第1および第2の電圧が第1

免明の構成に加えて、ピット線対の第1のノードに現われる正転および反転された論理レベル信号とピット線対の第2のノードに現われる論理レベル信号とが比較手段によって比較され、第2のスイッチング手段は比較手段とレジスタ手段にストアされた正転または逆転された論理レベル信号に対応するピット線対のうちのいずれかのピット線に対応する第1のノードとの間に接続される。

第4請求項にかかる発明は、第3請求項にかかる発明に加えて、さらに比較手段の比較出力が一時記憶手段によって一時記憶され、一時記憶された比較出力が第3のスイッチング手段によってピット線対に出力される。

第5請求項にかかる発明は、ビット線対と、このビット線対に接続されたセンスアンプと、ビット線対に接続されたメモリセルと、メモリセルの 機能テストのためのテスト回路を有する半導体集 種回路メモリのためのテスト信号発生器であって、 信号級から第1および第2の論理レベルに対応し た第1および第2の電圧が出力され、これらの第 1 および第2の電圧が第1のスイッチング手段によって選択されて第1および第2のピット線に与えられ、出力された第1および第2の電圧が第2のスイッチング手段によって選択されかつ反転されて第1および第2のピット線に与えられる。

ル信号をメモリセルに転送して記憶し、記憶した 論理レベル信号を統出し、その論理レベル信号と 一時記憶した論理レベル信号とを比較することに よってメモリセルの行をテストする。

[発明の実施例]

第1図はこの発明の一実施例のブロック図である。次に、第1図を参照して、この発明の一実施例の構成について説明する。なお、第1図において、以下の点を除いて前述の第14図と同じである。すなわち、ノード3、4には、転送トランジスタ14、15を介してレジスタ10が接続されるとともに、転送トランジスタ16、17を介してレジスタ10の反転出力が接続される。転送トランジスタ14、15はクロックジェネレータ18から出力されるクロック信号のによって制御される。

第2図はこの発明の一実施例の動作を説明する ためのフロー図であり、第3図は第1図に示した ステップで一時記憶された論理レベル信号とが第 7のステップで比較される。

第7請求項にかかる発明は、第6請求項にかかる発明に加えて、比較結果が第8のステップで記憶される。

[作用]

この発明にかかる半導体単数回路メモリのテスト信号発生器は、第1および第2の論理レベルに対応した第2の電圧を出力し、出力された第1および第2の電圧を選択するかあるいは第1および第2の電圧を選択しかつ反転して第1および第2のピット線に与えることにより、ワード線方向のみならずピット線方向にもランダムなパターンを発生することができる。

この発明にかかる半導体集積回路メモリのテスト方法は、半導体集積回路メモリの行に対応する 複数ピット数の少なくとも正転および反転された 論理レベル信号のいずれか一方を確立し、確立し た論理レベル信号を一時記憶し、記憶された論理 レベル信号を読出して反転し、反転した論理レベ

実施例によるテストパターンの一例を示す図である。

次に、第1図ないし第3図を参照して、この発 明の一実施例のラインモードテストについて説明 する。まず、最初にコラムデコーダ出力信号Yn が転送トランジスタ20,21に与えられ、これ らの転送トランジスタ20,21が導通する。同 時に、クロックジェネレータ18から "H" レベ ルのクロック信号も、が転送トランジスタ14. 15に与えられ、これらの転送トランジスタ14. 15が男通する。このとき、クロックジェネレー タ19から出力されているクロック信号φぇは *L* レベルになっていて、転送トランジスタ 1 6. 17は非明通になっている。 [/〇線対11. 12から転送トランジスタ20, 21と14, 1 5を介してランダムなテストパターン列Dがレジ スタ10の列に与えられ、このランダムなテスト パターン列Dがレジスタ10の列に書込まれる。

次に、クロック信号 o , が転送トランジスタ 6 , 7 に与えられ、これらの転送トランジスタ 6 , 7

が導通する。このため、レジスタ10の列に書込まれているテストパターン列Dは転送トランジスタ14、15からノード3、4および転送トランジスタ6、7を介してピット線対1、2に出力され、かつワード線13が駆動されると、ランダムなテストパターン列Dがメモリセル22の列に書込まれる。このコピーライト動作により、ワード線13によって選択されたメモリセル22の列にランダムなテストパターン列Dが書込まる。

なお、上述の転送トランジスタ14、15が非 専通にされ、転送トランジスタ16、17が導通 状態にされたときには、テストパターン列Dの反 転データパターンDがメモリセル列に転送される。 メモリセルアレイがm×nのマトリックスで構成 されていた場合、1度にnピットのデータが転送 され、この動作をm回つまりすべてのワード線を 対象に行なうことにより、メモリアレイ全体にテ ストパターン列のデータを従来例と同様にして書 込むことができる。

ここで、m回の転送時に、クロック信号φ1.

スタ10の列のデータのうち1つでも不一致であれば、一致線9のレベルが低レベルに放電され、 テスト結果としてエラーフラグが出力される。テストに必要なテスト時間は従来例と全く同じであ り、t=tc (2m+n)となる。

次に、従来の装置におけるラインモードテストでできなかった第3図に示すようなチェックパターンによるテスト動作について、第2図に示すりの列にで0°, °1°が交互に書号の最大にに、ワード線3を選択するアドレス信号のよれ下位性化され、転送トランジスタ14,15が導通し、テストパターン列Dがメモリセル22の列に転送によって、クロック信号が通し、反転したないのようンジスタ16,17が導通し、反転とは、クロック信号のよが活性化されて、転送トランジスタ16,17が導通し、反転したにといびスターン列Dがレジスタ10からメモリセル22に転送される。これによって、メモリセルでる。にはチェックパターンが、込まれたことになかった第3図に対するのでは、はチェックパターンが、第3回にはチェックパターンがである。これによって、メモリセルでは、にはチェックパターンが、第3回に対する。これによって、メモリセルでしてにはチェックパターンが、第3回に対する。これによって、メモリセルでのにはチェックパターンが、第3回に対する。これによって、メモリセルでのにはチェックパターンが、第3回に対する。

φ2により、転送トランジスタ14、15と転送トランジスタ16、17を交互に導通させれば、テストパターン列Dとテストパターン列Dを組合わせることができ、従来例では実現できなかったピット線方向にもランダムなテストパターン列を書込むことができる。

次に、統出動作について説明する。ワード線13により選択されたメモリセル22の列のデータはセンスアンプ5により増幅されてビット線対1、2上に統出される。このとき、レジスタ10の列には、期待値のデータ列が保存されていて、転送トランジスタ6、7は非導通になっている。そして、ピット線対1、2上のメモリセル22から統出なデータと、レジスタ10にラッチされているデータとの一致検出が行なわれる。このとき、転送トランジスタ14、15を導通するか、または転送トランジスタ16、17を導通するかは、コピーライトの動作と同じワード線アドレスに対応するように制御される。その結果が、一致線9に接続され、メモリセル22の列のデータとレジ

一方、統出動作は、ワード線13を選択するアドレス信号の最下位ピットが"0"のとき、クロック信号を、が活性化されて転送トランジスタ14、15が導通し、転送トランジスタ6、7は非導通になっている。一致検出回路8は期待値のデータ列Dとメモリセル列の一致検出を行なう。また、アドレス信号の最下位ピットが"1"のとき、クロック信号を2が活性化されて転送トランジスタ16、17が導通し、反転された期待値データ列Dとメモリセル列の一致検出が行なわれる。もし、エラーが1つでもあればフラグが出力される。

第4図はこの発明の他の実施例におけるテスト パターン発生部を示す電気回路図であり、第5図 は第4図に示した例によって発生されるテストパ ターンの一例を示す図である。

第4図に示した例は、第1図に示したレジスタ 10を設けることなく、電板電圧Vccと接地電位Vssをノード3.4に与えるという簡単な構成で第5図に示すようなテストバターンを発生する。すなわち、転送トランジスタ14および17

のそれぞれのドレインには電源電圧+Vccが与 えられ、転送トランジスタ15と16のドレイン は接地されて接地電位Vssが与えられる。隣接 する列の転送トランジスタ24と27のそれぞれ のドレインは接地され、転送トランジスタ25と 26のそれぞれのドレインには電源電圧+Vcc が与えられる。このように、電源電圧Vccと接 地電位Vssをノード3、4に与えることによっ て、第5図に示すような同方向にストライプなパ クーンや前述の第3図に示したようなランダムな パターンを実現できる。

ところで、近年T. Osawa他ISSCC8 7 Digest of Technical p apers 286頁に報告されているようにセ ルフテスト、つまりテスタを用いることなく、メ モリチップ自身にテストパターンを発生させる機 能を持たせ、テストするという構成が考えられて いる。この発明により実現されるラインモードテ ストは、このようなセルフテスト化も同様に行な うことができ、ランダムなデストパターンを実現

することができる。たとえば、チェックパターン を考えたとき、レジスタ列に"0"。"1"のパ ターンを入力するのはコラムアドレスの関数で容 **島に発生でき、一方ピット級方向にもロウアドレ** ス閃散で"0", "1"を実現できる。

以下に、そのような実施例について説明する。 第6図はレジスタにテストデータが残っていて、 同一ワード線の或るメモリセル列のデータを反転 してそのメモリセル列に書込むテスト動作を説明 するためのフロー図であり、第7図はデータの変 化の状態を示す図である。

第1図に示すレジスタ10の列に、たとえば第 7図(a)に示すようなテストデータ *0100 1。が残っていて、ワード線13が接続されてい るメモリセル22の列に第7図(b)に示すよう な初期データ"01001"が記憶されているも のとする。クロック信号φェに応答して、転送ト ランジスタ16,17が導通すると、レジスタ1 0の列にストアされているデータ *01001* が第7図(c)に示すように反転され、反転され

たデータ "10110" が第7図 (e) に示すよ ... 号ø₂ に応答して転送トランジスタ16,17が うにメモリセル22の列に転送される。このとき、 ワード線13が立上げられると、第7図(f)に 示すように、データ "10110" がメモリセル 22の列に書込まれる。

第8図はレジスタにデータが残っておらず、同 ーワード線のメモリセル列のデータを統出して反 転し、この反転したデータを同一のメモリセル列 に考込むテスト動作を説明するためのフロー図で あり、第9凶は同じくデータの変化の状態を示す 図である。

まず、ワード線13が立上げられると、第9図 (b) に示すように、メモリセル22の列に記憶 されていたデータ"01001"がピット線対1。 2に読出されてセンスアンプラによって地額され る。次に、クロック信号は、に応答して転送トラ ンジスタ14, 15が導通し、第9図 (a) に示 すように、センスアンプラで増幅されたデータ "01001"が転送トランジスタ14, 15を 介してレジスタ10にストアされる。クロック信

導通すると、レジスタ10の列にストアされたデ ータ"01001"が反転され、第9図(g)に 示すように、反転されたデータ"10110"が 転送トランジスタ6、7を介してピット線対1、 2に出力される。このとき、ワード線13が立上 げられると、第9図(j)に示すように、反転さ れたデータ "10110" がメモリセル22の列 に沓込まれる。

第10図はレジスタにデータが残っておらず、 **或るワード線に対応するメモリセル列のデータを** 反転し、その反転したデータを他のワード線に対 応するメモリセル列に書込むテスト動作を説明す ・るためのフロー図である。

この実施例においては、m番地のワード線が立 上げられ、対応のメモリセルに記憶されているデ ータがピット線対1、2に読出され、センスアン プラで増幅される。転送トランジスタ14、15 が専通すると、センスアンプで増幅されたデータ がレジスタ10の列にストアされる。次に、転送

トランジスタ16.17が専通すると、レジスタ10の列に書込まれたデータの反転出力がピット 線対1.2に転送される。n番地のワード線が立 上げられると、反転されたデータが対応のメモリ セル列に書込まれる。

第11図はレジスタにデータが残っていて、或るフード線に対応するメモリセル列のデータを反転し、その反転したデータを他のワード線に対応するメモリセル列に書込むテスト動作を説明するためのフロー図である。この実施例においては、レジスタ10にデータが残っているため、転送トランジスタ16,17が導通すると、レジスタ10にストアされているm番地ワード線の1列分のデータの反転出力がピット線対1,2に転送される。そして、n番地のワード線が立上げられると、対応するメモリセル列に反転されたデータが記憶される。

第12図はこの発明のさらに他の実施例を示す 図である。

前述の第1図に示した実施例では、一致検出回

タ31、32がコラムデコーダ出力信号Ymによって導通すると、ラッチ回路30の出力がI/O 終対11、12に与えられる。したがって、I/ O 線対11、12にはエラーの生じたメモリセル に対応するコラムアドレスを容易に出力すること ができる。

[発明の効果]

以上のように、この発明によれば、ラインモードをテストするために、第1および第2の論理レベルに対応した第1および第2の電圧を正転または反転あるいは正転と反転との組合わせでメモリセルに普込、統出できるようにしたので、ピット級方向に沿ってもランダムなパターンを実現できるラインモードテストが可能となり、テスト時間の大幅な短縮を図ることができ、ラインモードテストの不良検出感度を格段に向上することができる。

4. 図面の簡単な説明

第1図はこの発明の一実施例のブロック図である。第2図はこの発明の一実施例の動作を説明す

路8の一致検出出力がワード線ごとに出力されるため、エラーを生じたメモリセルのコラムアドレスを知るためには、再びメモリセルのそれぞれについて外部よりテストデータを容込み、そして統出してメモリの外部に接続されたテスト装置によって、統出されたデータと期待値とを比較する必要がある。


そこで、第12図に示した実施例は、エラーを生じたメモリセルのコラムアドレスを検出できるように構成したものである。すなわち、一致検出回路8の出力をラッチするためにラッチ回路30が設けられ、このラッチ回路30の出力は転送トランジスタ31、32を介して「/ 〇線対1·1、12に接続される。転送トランジスタ31、32のゲートは共通接続され、そこにコラムデコーダ出力信号Ymが与えられる。


一致検出回路8はレジスタ10にストアされているテストデータとメモリセル22から統出されたデータとの一致を判別し、一致、不一致出力をラッチ回路30にラッチさせる。転送トランジス


るためのフロー図である。第3図は第1図に示し た実施例によるテストパターンの一例を示す図で ある。第4図はこの発明の他の実施例におけるテ ストパターン発生部を示す電気回路図である。第 5図は第4図に示した実施例におけるテストパタ ーンの一例を示す図である。第6図はレジスタに データが残っていて、同一ワード線のメモリセル 列に反転したテストデータを記憶させる動作を説 明するためのフロー図である。第7図は同じくデ ータの変化の状態を示す図である。 第8図はレジ スタデータが残っておらず、成るメモリセル列か ら続出したデータを反転して同一ワード線のメモ リセル列に記憶させる動作を説明するためのフロ - 凶である。第9回は同じくデータの変化の状態 を示す図である。第10図はレジスタにデータが 残っておらず、或るメモリセル列からデータを統 出し、反転したデータを異なるワード線に対応す るメモリセル列に記憶させる動作を説明するため のフロー図である。第11図はレジスタにデータ が残っていて、異なるワード線に対応するメモリ

セル列にデータを記憶させる動作を説明するためのフロー図である。第12図は、この発明のさらに他の実施例を示す図である。第13図は従来のダイナミックRAMの全体の構成を示すブロック図である。第14図はラインモードテスト回路を内蔵した従来のダイナミックRAMでラインモードテストを実行する動作を説明するためのフロー図である。第16図はm×nのマトリックスよりなるメモリアレイを示す図である。第17図は従来のダイナミックRAMでラインモードテストを実行する動作を説明するためのフロー図である。第16図はm×nのマトリックスよりなるメモリアレイを示す図である。第17回は従来のダイナミックRAMでラインモードテストをしたときのテストパターンの一例を示す図である。


図において、1.2はピット線対、3.4はノード、5はセンスアンプ、6.7.14~17.20,21,24~27,31,32は転送トランジスタ、8は一致校出回路、9は一致線、10はレジスタ、11,12は1/0線対、18,19はパルスジェネレータ、22はメモリセル、30はラッチ回路を示す。









男3図







第17回 コラム 0 0 0 ר ס – 0 0 0 í ſ 0 0 0 0 0 0 0 0 0 0 0 0

第1頁の続き

@発 明 者 築 出 正 樹 兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社エル・

エス・アイ研究所内

@発 明 者 藤 島 一 康 兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社エル・ エス・アイ研究所内